ticker でなく境界から始める
SK hynix memory economics は市場物語より先に systems の問いである。memory capacity、bandwidth、latency、packaging yield、inventory、capital intensity は AI system の異なる部分を制約する。vendor announcement は product roadmap を説明できても、shipment volume、実現 margin、競争 share、投資可能な結果を独立に証明しない。技術 mechanism、会社の claim、条件付き thesis を同じ notebook で分ける。
- 1workload と data movement
- 2memory requirement
- 3package と供給制約
- 1会社開示
- 2会計 line item
- 3scenario assumption
- 4invalidation test
mechanism と測定
境界のある workload を定義する。batch、context、model、accelerator 数、storage path、許容する tail latency を書き、一度に一つの量だけを測る。HBM は accelerator 近くの bandwidth を変え得るが、compute、networking、software、power の制約を自動で直さない。NAND/SSD は persistence と dataset movement を変える。stacked memory では TSV と package assembly が yield と qualification の依存を足す。財務では revenue、gross margin、operating cash flow、capital expenditure は異なる量で、代用してはいけない。
演習として三つの scenario を作る。base case では unit demand と price assumption を明示する。upside case では qualification、yield improvement、持続した utilization のように必要な運用証拠を挙げる。downside case では ASP、bit shipments、yield、capex efficiency の一つだけを先に下げる。revenue と cash need の変化を計算し、その scenario を無効にする証拠を列挙する。これは scenario math であり株価目標ではない。
証拠の限界と次の作業
Micron の quarterly material と SK hynix/Samsung のページは issuer disclosure である。各社が各日付で述べたことを支える。現在の Samsung newsroom index は未日付 index なので、日付付き release として扱わない。HBM4 ページは product/roadmap の説明を支えるが、vendor の独立比較ではない。利用前に正確な filing または earnings release を取り、可能なら non-GAAP を filing と reconcile し、access date を残す。本稿は prices、market shares、future earnings を主張しない。
技術発表の後にeconomicsを置く
SK hynixの2025年9月発表はHBM4 development完了とmass-production準備を述べる。これはその日にissuerがしたproduct/roadmap claimであり、revenue、gross margin、yield、customer allocation、market shareの監査済み証拠ではない。2024年のTSMCとの発表はlogic base dieとadvanced packagingを含む協業を支えるが、commercial term、allocation、cost、yieldを開示しない。
- 1DRAM die + base die + stacking
- 2qualified HBM
- 3customer platform
- 4realized price/cost
- 1technical claim
- 2supply/qualification evidence
- 3accounting result
- 4economics
HBMのsellable unitはdie density/yield、TSV/bonding/test、base die、substrate、thermal、package、customer qualificationに依存する。pin-rate headlineだけでmarginは出ない。玩具式を置くなら、realized priceをP、qualified shipmentをV、fully loaded costをCとしてgross profitは(P−C)×V、gross marginは(P−C)/Pである。final stack yieldが90%から92%へ上がれば、同じinputでsellable outputは約2.2%相対増になるが、test時間やthroughput低下でCが増えれば効果は相殺される。これはSK hynixの実値ではない。
演習ではclaim、primary source、証明できること、unknownを四列にする。「HBM4 development完了」はreleaseが支えるが、price、volume、marginはunknownと書く。次に仮定を明示したsensitivityを作り、競合productのqualificationとpackaging/test capacity不足をinvalidationにする。技術の理解を保ちながら財務結果を創作しないための手順である。
ROOFLINE / 仮想的な入力
メモリは計算装置へ十分にデータを送れるか。
上限 = min(計算の上限, 帯域 × 演算密度)。TBは10¹² byte。キャッシュ、アクセスの形、通信、実際の稼働率を省いた上限で、製品の測定ではありません。容量を増やしても帯域が増えるとは限りません。
出典
01自分のノート